DIALOG(R) File 345: Inpadoc/Fam. & Legal Stat

(c) 2003 EPO. All rts. reserv.

17577636

Basic Patent (No, Kind, Date): US 20010055841 AA 20011227 (No. of Patents: 002)

LIGHT EMITTING DEVICE AND MANUFACTURING METHOD THEREOF (English)

Patent Assignee: YAMAZAKI SHUNPEI (JP); FUKUNAGA TAKESHI (JP); KOYAMA JUN (JP); INUKAI KAZUTAKA (JP)

Author (Inventor): YAMAZAKI SHUNPEI (JP); FUKUNAGA TAKESHI (JP); KOYAMA JUN (JP); INUKAI KAZUTAKA (JP)

National Class: #438151000; 438164000

1PC: #H01L-021/00; H01L-021/84
CA Abstract No: 136(03)045808N
Language of Document: English

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 2002057162 A2 20020222 JP 2001118527 A 20010417

US 20010055841 AA 20011227 US 832867 A 20010412 (BASIC)

Priority Data (No, Kind, Date):

JP 2001118527 A 20010417

JP 2000115699 A 20000417

DIALOG(R) File 347: JAP10

(c) 2003 JPO & JAPIO. All rts. reserv.

07188762 **lmage available**

LIGHT-EMITTING DEVICE AND MANUFACTURING METHOD THEREOF

PUB. NO. :

2002-057162 [JP 2002057162 A]

PUBLISHED:

February 22, 2002 (20020222)

INVENTOR (s): YAMAZAKI SHUNPET

FUKUNAGA KENJI

KOYAMA JUN

INUKAI KAZUTAKA

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD

APPL. NO.:

2001-118527 [JP 20011118527]

FILED:

April 17, 2001 (20010417)

PRIORITY:

2000-115699 [JP 2000115699], JP (Japan), April 17, 2000

(20000417)

INTL CLASS:

HOIL-021/336; GO9F-009/30; HOIL-021/28; HOIL-029/786;

HO4N-005/70; HO5B-033/10; HO5B-033/14

ABSTRACT

PROBLEM TO BE SOLVED: To provide a low-cost light-emitting device and a low-cost electrical equipment.

SOLUTION: In order to contrive the enhancement of the yield of a lightemitting device and a reduction in the manufacturing period of the light-emitting device by reducing photolithography processes associated with the manufacture of a TFT, a gate electrode 106 is formed of a plurality more than two layers of conducting films 103 and 104. The form of gate electrodes 109 and 111 is formed into the form of the wide width of the lower layers of the electrodes 109 and 111 utilizing the selection ratio of the film 103 to the film 104 at the time of an etching of these films 103 and 104. The concentration in an impurity region which is formed in an active layer in a substrate is adjusted by an adjustment of an accelerating voltage at the time of a doping of impurities.

COPYRIGHT: (C) 2002, JPO

(19)日本国特許庁 (JP)

(I2)公開特許公報 (A)

(II)特許出願公開番号 特開2002-57162

(P2002-57162A) (43)公開日 平成14年2月22日(2002.2.22)

最終頁に続く


(51) In1. CI	7	識別記号		FI				Ŧ	-43-}.	(参考)
H01L	21/336			G09F	9/30	338		3K00	7		:
G09F	9/30	338				365	2	4110	4		
		36 5		HOIL	21/28	301	R	5C05	В		
. HOIL	21/28	301		HO4N	5/70		2	5C09	4		
	29/786			.H05B	33/10			5F11	0		
			審查請求	未請求	請求項の数16	OL	(全25	頁)	最終買	に続く	

(21)出職番号	特觀2001-118527(P2001-118527)	(71)出版人	000153878	
			株式会社半導体エネルギー研	究所
(22) 出顧日	平成13年4月17日(2001.4.17)		神奈川県厚木市長谷398番地	
		(72)発明者	山崎 舜平	
(31)優先権主張番号	特欄2000-115699(P2000-115699)		神奈川県厚木市長谷398番地	株式会社半
(32)優先日	平成12年4月17日(2000.4.17)		導体エネルギー研究所内	
(33) 優先権主張図	日本 (JP)	(72) 発明者	福永 健司	
			神奈川県厚木市長谷398番地	株式会社半
			導体エネルギー研究所内	
•		(72)発明者	小山 潤	
			神奈川県厚木市長谷398番地	株式会社半
			導体エネルギー研究所内	
•		1		
		1		

(54) [発明の名称] 発光装置およびその作製方法

(57) 【要約】 (修正有)

【課題】 安価な発光装置および電気器具を提供する。 【解決手段】 TFTの製造に係るフォトリソグラフィ 工程を削減することにより発光装置の歩留まりの向上お よび発光装置の製造期間の短縮を図るため、ゲート電標 106を二層以上の複数層の導電膜103,104で形成し、それら導電膜のエッチング時の選択比を利用して ゲート電極109,111の形状を下層の幅が広い形状とし、不純物添加時の加速電圧の調節により活性層内に 形成される不純物領域の濃度を調節する。



【特許欝求の範囲】

【請求項1】醫素にnチャネル型TFTおよび発光素子 を有する発光装置において、

前記nチャネル型TFTは、チャネル形成領域、餃チャ ネル形成領域に接するn型不純物領域(c)、該n型不 純物領域(c)に接するn型不純物領域(b)、該n型 不純物領域(b)に接するn型不純物領域(a)を含む 活性層並びに第1のゲート電極および眩第1のゲート電 極よりも外形の小さい第2のゲート電極を含むゲート電 極を有し、前記第1のゲート電極は前記チャネル形成質 10 城および前記n型不純物領域(c)にゲート絶縁膜を挟 んで重なり、前記第2のゲート電極は前記チャネル形成 飯域に前記ゲート絶鱗膜を挟んで重なっていることを特 徴とする発光装置。

【繭水項2】nチャネル型TFTを含む駆動回路および 発光素子を含む画素部を有する発光装置において、

前記nチャネル型TFTは、チャネル形成領域、餃チャ ネル形成領域に接するn型不鈍物領域(c)、該n型不 純物領域(c)に接するn型不純物領域(b)、該n型 不純物領域(b)に接するn型不純物領域(a)を含む 20 活性層並びに第1のゲート電極および該第1のゲート電 極よりも外形の小さい第2のゲート電極を含むゲート電 極を有し、前記第1のゲート電極は前記チャネル形成領 域および前記n型不純物領域(c)にゲート絶縁膜を挟 んで重なり、前記第2のゲート電極は前記チャネル形成 領域に前記ゲート絶縁膜を挟んで重なっていることを特 徴とする発光装置。

【請求項3】請求項1または請求項2において、前記第 1のゲート電極は窒化タンタルもしくは窒化チタンから ルミニウム合金を含むことを特徴とする発光装置。

【請求項4】請求項1または請求項2において、前記第 1のゲート電極はタングステンからなり、前記第2のゲ ート電極はアルミニウム合金を含むことを特徴とする発 光装置。

【鯖水項5】鯖水項1乃至鯖水項4のいずれか一におい て、前記n型不純物領域(a)には1×10¹ ~1×1 O'' atoms/cm'の濃度でn型不純物元素が含まれ、前配 n型不純物領域(b)には2×10"~5×10"atom s/cm'の濃度でn型不純物元素が含まれ、前記n型不純 40 のゲート電極を形成する第4工程と、 物質域 (c) には1×10¹⁴~5×10¹¹alous/cm¹の 速度でn型不純物元素が含まれていることを特徴とする 発光装置。

【請求項6】請求項1乃至請求項5のいずれか一におい て、前記ゲート電極は窒化珪素膜もしくは窒化酸化珪素 膜並びに樹脂膜を積層した絶縁膜で覆われていることを 特徴とする発光装置。

【糖求項7】請求項6において、前配室化珪素製もしく は前紀霊化酸化珪素膜の上には着色層が設けられ、抜着 色層を覆うように前記樹脂膜が設けられていることを特 50. 前記ゲート電極を覆う絶縁膜を形成する第8工程と、

徴とする発光装置。

【請求項8】絶縁体の上に半導体膜を形成する第1工程

前記半導体膜を覆う絶縁膜を形成する第2工程と、

前記絶縁膜の上に二層以上の導電膜を積層した導電膜を 形成する第3工程と、

前記導電膜をエッチングしてゲート電極を形成する第4 工程と、

前記ゲート電極をマスクにして前記半導体膜にn型不純 物元素を添加する第5工程と、

前記ゲート電極の側面をエッチングした後、前記ゲート 電極の一部を選択的にエッチングする第6工程と、

前記第6工程の後、前記ゲート電極の前記二層以上の導 箟膜を積層した部分をマスクにし、且つ、前記ゲート電 極の一部を貫通させて前記半導体膜にn型不統物元素を 添加する第7工程と、

前記ゲート電極を覆う絶縁膜を形成する第8工程と、 前記第8工程で形成された絶縁膜の上に前記半導体膜に 接する配線を形成する第9工程と、

前記第8工程で形成された絶録膜の上に発光索子を形成 する第10工程と、

を有することを特徴とする発光装置の作製方法。

【請求項9】請求項8において、前記導電膜は窒化タン タル膜もしくは窒化チタン膜の上にタングステン膜もし くはアルミニウム合金膜を積層してなることを特徴とす る発光装置の作製方法。

【請求項10】請求項8において、前記導電談はタング ステン膜の上にアルミニウム合金膜を積層した構造を有 することを特徴とする発光装置の作製方法。

なり、前紀第2のゲート電極はタングステンもしくはア 30 【請求項11】請求項8乃至請求項10のいずれか一に おいて、前記第4工程の前記ゲート電極はテーパー形状 を有することを特徴とする発光装置の作製方法。

> 【請求項12】絶縁体の上に半導体膜を形成する第1工 程と、

前記半導体膜を覆う絶縁膜を形成する第2二程と、

前記絶縁膜の上に第1の導電膜および該第2の導電膜を 積層した導電膜を形成する第3工程と、

前記導電膜をエッチングして前記第1の導電膜からなる 第1のゲート電極および前記第2の導電膜からなる第2

前記第1のゲート電極および前記第2のゲート電極をマ スクにして前記半導体膜にn型不純物元素を添加する第一 5工程と、

前記第1のゲート電極および前記第2のゲート電極をエ ッチングして線幅を纏らせた後、前記第2のゲート電極 を選択的にエッチングする第6工程と、

前記第6工程の後、前記第2のゲート電極をマスクに し、且つ、前記第1のゲート電極の一部を貫通させて前 紀半導体膜にn型不純物元素を添加する第7工程と、

前記第8工程で形成された絶縁膜の上に前記半導体膜に 接する配線を形成する第9工程と、

前記第8工程で形成された絶縁膜の上に発光素子を形成 する第10工程と、

を有することを特徴とする発光装置の作製方法。

【請求項13】請求項12において、前記第1の導電膜 として窒化タンタル饃もしくは窒化チタン膜を用い、前 記第2の導電膜としてタングステン膜もしくはアルミニ ウム合金膜を用いることを特徴とする発光装置の作製方 法。

【請求項14】請求項12において、前記第1の導電膜 にタングステン膜を用い、前記第2の導電膜にアルミニ ウム合金膜を用いることを特徴とする発光装置の作製方 法.

【請求項15】請求項12乃至請求項14のいずれか一 において、前記第4工程の前記第1のゲート電極および 前記第2のゲート電極はテーパー形状を有することを特 徴とする発光装置の作製方法。

【請求項16】請求項8乃至請求項15のいずれか一に おいて、前記第8工程で形成された絶縁膜には着色層が 20 含まれることを特徴とする発光装置の作製方法。

【発明の詳細な説明】

[0001]

【発明の鷹する技術分野】本発明は、電極間に発光性材 料を挟んだ索子を有する発光装置及びその作製方法並び にその発光装置を表示部(表示ディスプレイまたは表示 モニタ) に用いた電気器具に関する。特に、EL Œlec tro Luminescence)が得られる発光性材料(以下、EL 材料という)を用いた発光装置及びその作製方法に関す る。なお、有機ELディスプレイや有機発光ダイオード 30 (OLED: Organic Light Emitting Diode) は本発明 の発光装置に含まれる。

【0002】また、本発明に用いることのできる発光性 材料は、一重項励起もしくは三重項励起または両者の励 起を経由して発光(燐光および/または蛍光)するすべ ての発光性材料を含む。

[0003]

【従来の技術】近年、発光性材料のBL現象を利用した 自発光素子(以下、EL素子という)を用いた発光装置 し発光装置は自発光素子を用いた表示装置であるため、 液晶ディスプレイのようなパックライトが不要であり、 さらに視野角が広いため、屋外で使用する携帯型機器の 表示部として注目されている。

【0004】EL発光装置にはパッシブマトリクス型と アクティブマトリクス型の二種類があり、どちらも盛ん に開発が行われている。特に現在はアクティブマトリク ス型EL発光装置が注目されている。アクティブマトリ クス型EL発光装置は、画素部を形成する各画素に薄膜 トランジスタ(以下、TFTという)を設け、EL索子 50 タン模、第2の導電膜にタングステン膜を用いる組み合。

に流す電流量を前記TFTで制御する点に特徴がある。 【0005】アクティブマトリクス型の利点は、高精細 な画像表示を行うことができる点にあり、より情報量の 多い関係を提供することができる。

【0006】しかしながら、各国素にTFTを要するた めパッシブマトリクス型に比べて製造工程が複雑にな り、歩留まりの低下や製造期間の長期化に伴う製造コス トの増加が問題となる。特に、フォトリソグラフィエ程 が多いと歩留まりの低下が顕著になるため、フォトリソ 10 グラフィ工程の削減が重要課題であった。

[0007]

【発明が解決しようとする課題】本発明は上記問題点を 鑑みてなされたものであり、フォトリソグラフィ工程を 削減して歩留まりの向上および製造期間の短縮を図り、 製造コストを低減することにより安価な発光装置及びそ の作製方法を提供することを課題とする。また、安価な 発光装置を表示部として用いた安価な電気器具を提供す ることを課題とする。

[0008]

【課題を解決するための手段】本発明はTFTの製造に 係るフォトリソグラフィ工程を削減することにより発光 装置の歩留まりの向上および製造期間の短縮を図る。特 微的な点は、ゲート電極を異なる種類の複数層の導電膜 で形成し、それらのエッチング時の選択比を利用してそ れぞれ異なる厚みを与え、マスクとして利用して活性層 内に形成される不純物領域の濃度を調節する点である。

【0009】本発明を特徴づけるnチャネル型TFTの 代表的な作製工程例について図1を用いて説明する。図 1 (A) において、100は絶縁体であり、表面に絶縁 膜を設けた基板、絶縁基板もしくは絶縁膜である。絶縁 体100の上には半導体膜(典型的には珪素膜)101 が形成されており、この半導体膜101はTFTの活性 層となる。また、半導体膜101は珪素を含む絶縁膜1 **02で覆われており、この絶縁膜102はTFTのゲー 卜絶縁膜となる。なお、珪素を含む絶縁膜としては、酸** 化珪素膜、窒化珪素膜、窒化酸化珪素膜もしくはこれら を組み合わせた積層膜を用いることが可能である。

【0010】次に、珪素を含む絶縁膜102上に第1の 導電膜103及び第2の導電膜104を形成する。ここ (以下、EL発光装置という)の開発が進んでいる。E 40 で第1の導電膜103と第2の導電膜104との間でエ ッチング時の選択比がとれることは重要である。具体的 には、第1の導電膜103を残しつつ第2の導電膜10 4 をエッチングできる条件が存在することが重要である とも言える。

> 【0011】典型的には、1)第1の導電膜に窒化タン タル膜、第2の導電膜にタングステン膜を用いる組み合 わせ、2)第1の導電膜にタングステン膜、第2の導電 膜にアルミニウム膜(アルミニウム合金膜を含む)を用 いる組み合わせ、もしくは、3)第1の導電膜に窒化チ

わせが挙げられる。勿論、第2の導電膜の上に他の導電 膜を設けた三層以上の構造としても良い。例えば、第2 の導電膜にアルミニウム膜を用いた場合、接触抵抗を低 減するためにアルミニウム膜の上に窒化チタン膜もしく はチタン膜を設けた構造とすることが好ましい。

【0012】上記1)の組み合わせでは、塩素(C 1,) ガスと四フッ化炭素(CF,) ガスの組み合わせで タングステン膜と窒化タンタル膜がエッチングされ、こ のガス系に酸素(O₁)ガスを加えることで窒化タンタ ル膜のエッチングレートが極端に低下するため選択比を 10 とることができる。

【0013】また、上記2)の組み合わせでは、三塩化 臭素(BrCl,) ガスと塩素(Cl,) ガスの組み合わ せでアルミニウム膜はエッチングされるがタングステン 膜はエッチングされない。また、塩素(C l。)ガスと 四フッ化炭素(CFI)ガスの組み合わせでタングステ ン腹はエッチングされるがアルミニウム膜はエッチング されない。こうして両者の選択比をとることができる。

【0014】次に、図1 (B) に示すように、第1の導 05を用いてエッチングし、ゲート電極106を形成す。 る。本明細書では第1の導電膜をエッチングして得たゲ 一ト電極を第1のゲート電極と呼び、第2の導電膜をエ ッチングして得たゲート電極を第2のゲート電極と呼ぶ ことにする。従って、ゲート電板106は第1のゲート 電極106aと第2のゲート電極106bからなる。

【0015】ゲート電極106はエッチング条件により テーパーを有する形状とすることが好ましい。テーパー とは、電極の端部における端面が斜めになった部分であ り、下地との角度はテーバー角と呼ばれる。テーバーを 30 有する形状とは電極端部があるテーパー角を持って斜め になった形状であり、台形はテーパーを有する形状に含 まれる。

【0016】なお、ゲート電極106を形成する際にゲ ート絶縁膜102も若干エッチングされるため膜厚が薄 くなる。エッチング条件によっても異なるが、この膜減 りは20~50nmに抑えることが好ましい。

[0017] そして、この状態で半導体をn型半導体に する不純物元素(以下、n型不純物元素という)を半導 マスクとして用い、自己整合的に(セルフアラインで) n型不純物元素を添加する。なお、具体的にはn型不純 物元素として週期表の15族に属する元素(代表的には リンもしくは砒素)を用いることができる。

【0018】このとき添加方法は公知のプラズマドービ ング法もしくはイオンインプランテーション法を用いれ ば良い。また、半導体膜中に添加する濃度は1×1010 ~1×10"atous/cm とすれば良い。このような濃度 でn型不能物元素が添加された傾城107、108を本 明細書中ではn型不純物領域 (a) と呼ぶことにする。 50

【0019】次に、図1 (C) に示すように、ゲート電 極106を形成する時と同一の条件でゲート電板106 をさらにエッチングする。これによりさらに線幅が細く なったゲート電極109が形成される(ゲート電極10 9は第1のゲート電極109a及び第2のゲート電極1 09bからなる)。また、このとき、ゲート絶縁膜10 2の膜減りは進行する。

【0020】次に、図1 (C) のエッチング中にエッチ ング条件を変え、第2のゲート電板109bが選択的に エッチングされるような条件とする。そのためには、エ ッチングガスの種類、基板パイアス電圧、電極に印加す る電力などを変更すれば良い。ここでは第1のゲート電 極109aと第2のゲート電極109bの選択比が確保で きれば良いので、エッチングガスを変化させることが最 も容易である。

【0021】こうして図1 (D) に示すように、第1の ゲート電極109a及び第2のゲート電極110の箱層 構造からなるゲート電極111が形成される。

【0022】そして、この状態で再びn型不純物元素の 電膜103及び第2の導電膜104をレジストマスク1 20 添加工程を行う。この添加工程では図1(B)の添加工 程よりも加速電圧を上げ、深い位置にまで不純物元素が 到達しうるように行う。このとき、112、113で示 される領域には 1×10''~1×10''aloms/cm'の濃 度でn型不純物元素が添加される。このような濃度でn 型不純物元素が添加された領域112、113を本明細 書中ではn型不純物領域(b)と呼ぶことにする。

> 【0023】また、114、115で示される領域は第 1のゲート電極109aの蟾部(第2のゲート電極11 0 に接しない部分) を貫通させてn型不純物元素を添加 することになるため、n型不純物領域(b)よりも低い 濃度(好ましくは1×10''~5×10''atoms/cm'、 さらに好ましくは1×10''~1×10''atoms/cm') でn型不純物元素が添加される。このような濃度でn型 不純物元素が添加された領域114、115を本明細書 中ではn型不純物領域(c)と呼ぶことにする。

【0024】なお、n型不純物元素が添加されなかった 領域116はTFTのチャネル形成領域として機能する 領域であり、ゲート電極110の直下に形成される。

【0025】このあと、図1(E)に示すように、バッ 体膜101に添加する。このとき、ゲート電極106を 40 シベーション膜117、層間絶縁膜118、ソース配線 119およびドレイン配線120を形成すればnチャネ ル型TFTが完成する。パッシペーション膜117とし ては窒化珪素膜もしくは窒化酸化珪素膜を用いれば良 い。また、層間絶縁膜118としては無機絶縁膜、有機 絶縁膜もしくはそれらの積層膜を用いれば良い。有機絶 緑膜としてはポリイミド、アクリル樹脂、ポリアミド、 BCB(ベンゾシクロブテン)といった樹脂膜を用いる ことができる。また、ソース配練119およびドレイン 配線120としては公知の導電膜を用いれば良い。

【0026】以上の作製工程において、フォトリソグラ

フィエ程は半導体膜101の形成時、ゲート電極106 の形成時、層間絶縁膜のコンタクトホールの形成時並び にソース配練およびドレイン配線の形成時の4回であ る。CMOS回路を形成する場合は、pチャネル型TF **Tを作製するために1回フォトリソグラフィエ程が増え** るがそれでも5回で済む。

【0027】図1 (E) のTFTは、チャネル形成領域 116とドレイン領域108との間に、n型不純物領域 (b)113およびn型不純物領域(c)115が形成 されている。ここでn型不純物領域(c)115は第1 10 良い。 のゲート電極109aにゲート絶録膜102を挟んで重 なっており、この構造がホットキャリア劣化を防ぐ上で 非常に有効である。また、n型不純物領域(b)113 は従来のLDD(ライトドープドレイン)領域と同様の 作用をもつ領域である。

【0028】従って、図1(E)のTFTはホットキャ リア対策がn型不能物質被(c)により施され、リーク **電流対策が n 型不鈍物額域(b)により施されており、** 非常に信頼性の高い構造となっている。本発明は、この 工程で作製できるため、発光素子を含めた発光装置全体 の歩留まりの向上および製造期間の短縮を図るばかりで なく、安価で信頼性の高い発光装置を作製することが可 能となる。

[0029]

【発明の実施の形態】本発明の実施の形態について、以 下に示す実施例を用いて詳細な説明を行うこととする。 [0030]

【実施例】 (実施例1) 本発明の実施例について図2~ 図4を用いて説明する。ここでは、画楽部とその周辺に 30 型TFTのしきい値電圧の調節に用いられる。 設けられる駆動回路のTFTを同時に作製する方法につ いて説明する。但し、説明を簡単にするために、駆動回 路に関しては基本単位であるCMOS回路を図示するこ ととする。

【0031】まず、図2(A)に示すように、ガラス基 板301上に下地膜302を300nmの厚さに形成す る。本実施例では下地膜302として室化酸化珪素膜を 積層して用いる。この時、ガラス基板301に接する方 の膜の窒素濃度を10~25wt%としておくと良い。 【0032】また、下地膜302に放熱効果を持たせる 40 ことは有効であり、基板301の両面もしくは片面に炭 **素膜、特にDLC (ダイヤモンドライクカーボン) 膜を** 設けておくことは有効である。DLC膜はCVD法もし くはスパッタ法にて成膜可能であり、室温から100℃ 以下の温度範囲で成膜できるという利点がある。

【0033】次に下地膜302の上に50nmの厚さの 非晶質珪素膜(図示せず))を公知の成膜法で形成す る。なお、非晶質珪素膜に限定する必要はなく、非晶質 構造を含む半導体膜(微結晶半導体膜を含む)であれば 良い。さらに非晶質シリコンゲルマニウム膜などの非晶 50 【0041】本実施例では、ICP(Inductively Coup

質構造を含む化合物半導体膜でも良い。また、膜厚は2 0~100 nmの厚さであれば良い。

[0034] そして、特開平7-130652号公報に 記載の技術により非晶質珪素膜を結晶化し、結晶質珪素 膜(多結晶シリコン膜若しくはポリシリコン膜ともい う) 303を形成する。本実施例では、結晶化を促進す る元素としてニッケルを用いている。勿論、他の結晶化 方法としてレーザー光を用いたレーザーアニール結晶化 法、赤外光を用いたランプアニール結晶化法を用いても

【0035】次に、図2(B)に示すように、紛晶質珪 **素膜303を1回目のフォトリソグラフィ工程によりエ** ッチングして島状の半導体膜304~307を形成す る。これらは後にTFTの活性圏となる半導体障であ

【0036】ここで本実施例では、半導体膜304~3 07上に酸化珪素膜からなる保護膜(図示せず)を13 Onmの厚さに形成し、半導体をp型半導体とする不純 物元素(以下、p型不純物元素という)を半導体膜30 ように信頼性の高いTFTを5回のフォトリソグラフィ 20 4~307に添加する。p型不純物元素としては周期表 の13族に属する元素(典型的にはポロンもしくはガリ ウム)を用いることができる。なお、この保護膜は不純 物を添加する際に結晶質珪素膜が直接プラズマに曝され ないようにするためと、微妙な濃度制御を可能にするた めに設ける。

> 【0037】また、このとき添加されるp型不純物元素 の濃度は、1×10¹¹~5×10¹¹atoms/cm²(代表的 には1×10''~1×10''atoms/cm') とすれば良 い。この濃度で添加されたp型不純物元素はnチャネル

> 【0038】次に、半導体膜304~307を覆ってゲ ート絶録膜308を形成する。ゲート絶縁膜308とし ては、10~200nm、好ましくは50~150nm の厚さの珪素を含む絶録膜を用いれば良い。これは単層 構造でも積層構造でも良い。本実施例では115 nm厚 の室化酸化珪素膜を用いる。

> 【0039】次に、第1の薄電膜309として30nm 厚の窒化タンタル膜を形成し、さらに第2の導電膜31 0として370nmのタングステン膜を形成する。これ らの金属膜はスパッタ法で形成すれば良い。また、スパ ッタガスとしてXe、Ne等の不活性ガスを添加すると 応力による膜はがれを防止することができる。また、夕 ングステンターゲットの純度を99、9999%とする ことで、抵抗率が20mQcm以下の低抵抗なタングス テン膜を形成することができる。

【0040】次に、レジストマスク31.1a~311gを 形成し、第1の導電膜309及び第2の導電膜310を エッチングする。なお、本明細書中ではここで行うエッ チング処理を第1のエッチング処理と呼ぶ。

led Plasma: 誘導結合型プラズマ)を用いたエッチング 方法を採用する。エッチングガスとしては四フッ化炭素 (CF₄) ガスと塩素 (C1₄) ガス混合ガスを用い、1 Paの成膜圧力とする。この状態でコイル型の電極に5 00WのRF電力(13.56MHz)を印加してプラ ズマを生成する。また、基板を乗せたステージには自己 パイアス盤圧として150WのRF電力(13.56M) Hz)を印加して、負の自己パイアスが基板に加わるよ うにする。

【0042】このような条件によりエッチング処理を行 10 うと、窒化タンタル膜とタングステン膜の選択比が1: 1に近くなり、一括でエッチングすることが可能とな る。また、レジストマスク311a~311eの端部の後 退を利用して第1の導電膜309と第2の導電膜310 を一括でエッチングして15~45°のテーパー角を有 するテーパー形状とすることができる。本実施例のエッ チング条件では約25°のテーパー角を得ることができ る.

【0043】こうして、図2(C)に示すように第1の 導電膜と第2の導電膜との積層膜からなるゲート電極3 20 12~316並びにスイッチングTFTのソース配練3 17およびドレイン配線318が形成される。なお、ド レイン配線318は電流制御TFTのゲート電極を兼ね ている。

【0044】次に、ゲート電極312~316、ソース 配線317およびドレイン配線318をマスクとして自 己整合的にn型不純物元素(本実施例ではリン)を添加 する。こうして形成される不純物領域(a) 319~3 27にはn型不純物元素が1×10¹⁰~1×10¹¹atom s/cm² (代表的には2×1010~5×1011atoms/cm²) の濃度で含まれる。これらの不純物領域319~327 はnチャネル型TFTのソース領域およびドレイン領域 を形成する。

【0045】次に、レジストマスク311a~311gを そのまま用いてゲート電極312~316、ソース配線 317及びドレイン配練318のエッチングを行う。こ のときのエッチング条件は第1のエッチング処理と同一 の条件で良い。ここでは図2 (D) に示すようにゲート 電極312~316、ソース配線317及びドレイン配 線318のテーバー部分を後退させ、図2 (C) よりも 40 線幅の細いゲート電極328~332、ソース配線33 3およびドレイン配線334を形成する。

【0046】さらに、図2(E)に示すように、レジス トマスク311a~311gをそのまま用いて第2の導電 膜(タングステン膜)を選択的にエッチングする。この エッチング条件は第1のエッチング処理に対してエッチ ングガスとして酸素ガスを混合すれば良く、本明編書で はここで行うエッチング処理を第2のエッチング処理と 呼ぶ。これはエッチングガスに酸素が加わることで第1 の導電膜(空化タンタル膜)のエッチングの進行が極端 50 【0053】次に、レジストマスク362を除去した

に遅くなるためである。

【0047】このとき、第1のゲート電極3352~3 39aと第2のゲート電極335b~339bとの積層構 造からなるゲート電板335~339が形成され、さら に第1のソース配線340aと第2のソース配線340b との積層構造からなるソース配線340および第1のド レイン配線341aと第2のドレイン配線341bとの積 層構造からなるドレイン配練341が形成される。

【0048】次に、レジストマスク311a~311gを 除去し、図3(A)に示すように、n型不純物元素(本 実施例ではリン)を添加する。この工程ではn型不能物 領域342~351にn型不純物元素が2×10''~5 ×10''atoms/cm'(代表的には5×10''~5×10 ''aloms/cm') の濃度で含まれるように調節する。な お、本明細書ではこの濃度でn型不純物元素が添加され た不純物領域をn型不純物領域(b)と呼ぶことにす る.

【0049】また、このとき同時にn型不純物領域35 2~361も形成される。これらの不純物領域は、第1 のゲート電極335a~339aを貫通したn型不純物元 素によって形成されるため、n型不純物領域342~3 51の1/2~1/10(代表的には1/3~1/4) の濃度でリンが添加される。具体的には、1×10¹⁴~ 5×10' atoms/cm (典型的には3×10' ~3×1 0'atous/cm')の適度でn型不純物元素を含む。な お、本明細書ではこの濃度でn型不純物元素が添加され た不純物領域をn型不純物領域(c)と呼ぶことにす る.

【0050】また、n型不純物元素は第1のゲート電極 335a~339aおよびゲート絶縁膜308を貫通させ て添加する必要があるため、n型不純物元素の加速電圧 を70~120kV(本実施例では90kV)と高めに 設定する。

【0051】次に、図3(B)に示すように、レジスト マスク362を形成する。そして、p型不純物元素(本 実施例ではポロン)を添加し、高濃度にポロンを含む不 鈍物領域363~366を形成する。ここではジボラン (B, H₄) を用いたイオンドープ法により3×10¹⁰~ 3×10¹¹ atoms/cm² (代表的には5×10¹⁸~1×1 0¹¹atoms/cm¹) の濃度となるようにポロンを添加す る。加速電圧は20~30kVで良い。なお、本明編書 ではこの濃度でp型不純物元素が添加された不純物領域 をp型不純物領域(a)と呼ぶことにする。

【0052】なお、p型不純物領域(a) 363~36 6は既に1×10¹⁴~1×10¹¹atoms/cm¹の浪度でリ ンが添加された領域を含むが、ここで添加されるポロン はその少なくとも3倍以上の過度で添加される。そのた め、予め形成されていたn型の不純物領域は完全にP型 に反転し、P型の不純物領域として機能する。

il

:)

後、窒化珪素膜もしくは窒化酸化珪素膜からなる保護膜 (図示せず) を形成する。そして、それぞれの濃度で添 化手段としては、ファーネスアニール法を用い、本実施 例では電熱炉において窒素雰囲気中、550℃、4時間 の熟処理を行う。なお、このとき窒素雰囲気中の酸素濃 度を極力低くしておくことが望ましい。これはゲート電 極の酸化を防ぐためであり、望ましくは酸素濃度を1 p pm以下とする。

[0054] このとき、図3(C)に示すようにn型不 10 純物元素が添加された領域、即ちn型不純物領域もしく はp型不純物領域でn型不純物元素を含む領域に、非晶 質珪素膜の結晶化に用いたニッケルが矢印の方向に移動 し、ゲッタリングされる。即ち、不純物が添加されなか ったTFTのチャネル形成領域367~371のニッケ ル濃度が大幅に低減され、1×10¹⁴ atoms/cm²以下 (但し、この値は質量二次イオン分析の測定下限)とな る.

【0055】さらに、窒化珪素膜もしくは窒化酸化珪素 膜からなる保護膜372を形成した後、窒素雰囲気中で 20 300~450℃の温度範囲の熱処理を行い、水素化処 理を行う。この工程は熱的に励起された水素により半導 体の不対結合手を水素終端する工程である。この処理で は保護膜372中に含まれる水素が拡散して水素化処理 が行われる。他にもプラズマ水素化処理を行っても良 VI.

【0056】また、3~100%の水素を含む雰囲気中 で、300~450℃で1~12時間の熱処理を行い、 水素化処理を行うことも可能である。

[0057]次に、図3(D)に示すように、本実施例 30 では着色層373を印刷法、スピンコート法もしくはイ ンクジェット法により O. 3~2 μmの厚さに形成す る。着色層373としては、顔料を含ませた樹脂膜を用 いれば良い。ここでは着色暦373を形成した後、関ロ 部3742~3741を形成する。これらの閉口部は、後 にコンタクトホールが形成される部分の着色層を予め除 去しておく目的で形成される。

[0058] なお、着色層373としては、代表的には 波長650nm付近にピークをもつ光を透過する着色層 (以下、赤色着色層という)、波長550nm付近にピ 40 ークをもつ光を透過する着色層(以下、緑色着色層とい う) もしくは波長450 nm付近にピークをもつhかり を透過する着色層(以下、青色着色層という)を用いる ことが可能である。勿論、他の色を透過する着色層を用 いても良い。

【0059】EL発光装置に用いる着色層は光量が多く 確保できるように顔料の含有率が低いものを用いると良 い。また、着色層の膜厚を薄くすることにより光量を多 くすることも可能である。さらに、液晶表示装置で用い る着色層のようにピーク波長において鋭いピークを透過 50 4を形成する。バンク384は100~400nmの连

光に与える必要はなく、むしろピーク波長まわりにプロ ードなピークを透過光に与える着色層が好ましい。

[0060]また、着色層に黒色顔料を含有させること で、EL発光装置の外部から入ってくる外光を吸収し、 観測者の影像が陰極に映り込むような不具合を抑えるこ とが可能である。

【0061】また、本実施例は赤色着色層をTFTのリ ーク電流を低減する遮光膜として用いる点にも特徴があ る。チャネル形成領域となる結晶質珪素膜は650mm 前後の波長の光(赤色光)に対する吸収係数が小さいた め、赤色光に関してはリーク電流の増加に影響しないと 考えられる。そこで本実施例では、赤色着色層を用いて 550nm前後の波長の光(緑色光) および450nm 前後の波長の光(青色光)を遮光し、TFTのリーク電 流の増加を抑制している。

【0062】なお、本実施例では着色層を形成する例を **示しているが、設けない構成とすることは可能である。** 【0063】さらに、関口部374a~3741を形成し た着色層373を覆って樹脂膜からなる層間絶縁膜37 5を形成する。層間絶縁膜375は着色層373によっ て形成された段差を十分に平坦化できる膜厚で設けるこ とが望ましく、1~4 μm (好ましくは2~3 μm) の厚 さで形成する。

[0064] なお、層間絶縁膜375の表面に対してC F」ガスを用いたプラズマ処理を施しておくことは有効 である。この処理により次に形成する配線の密着性を高 めることができる。

【0065】次に、図4(A)に示すように、層間絶縁 膜375に対してコンタクトホールを形成し、配線37 6~382とを形成する。なお、本実施例ではこの配線 を、50nm厚のチタン膜、400nm厚のチタンを含 むアルミニウム膜、100 nmのチタン膜をスパッタ法 で連続形成した三層構造の積層膜とする。勿論、他の導 面膜でも良い。

[0066] このとき、配線376、378はCMOS 回路のソース配線、377はドレイン配線として機能す る。また、配線379はソース配線340とスイッチン グTFTのソース領域とを電気的に接続する配線として 機能し、配線380はドレイン配線341とスイッチン グTFTのドレイン領域とを電気的に接続する配線とし て機能する。

【0067】次に、可視光に対して透明な酸化物導電膜 からなる幽索電極383を形成する。本実施例では画素 電極383として酸化亜鉛に酸化ガリウムを添加した酸 化物導電膜を用い、膜厚は120 nmとする。他にも、 酸化インジウム、酸化亜鉛、酸化スズ、もしくはそれら を組み合わせた化合物からなる酸化物導電膜を用いるこ とも可能である。

【0068】次に、図4(B)に示すようにパンク38

•	•			

素を含む絶録膜もしくは有機樹脂膜をパターニングして 形成すれば良い。このパンク384は画索と画案との間 (画素電極と画素電極との間)を埋めるように形成され る。また、次に形成する発光層等の有機EL材料が画素 電極383の端部に直接触れないようにする目的もあ る。換賞すれば、画素電極383の平坦面上に閉口部を 有した絶縁膜とも含える。

【0069】なお、パンク384は絶縁膜であるため、 成膜時における素子の静電破壊には注意が必要である。 本実施例ではバンク384の材料となる絶縁膜中にカー 10 とを共蒸着により合金化して形成する。こうして国業電 ポン粒子や顔料を添加して抵抗率を下げ、静電気の発生 を抑制する。この際、抵抗率は1×10'~1×10'' Ωm (好ましくは1×10'~1×10'°Ωm) となる ようにカーボン粒子や顔料の添加量を調節すれば良い。 【0070】ここで画素電極(陽極)383の表面に対 して前処理を行う。本実施例では基板全体を100~1 20℃に加熱し、酸素プラズマを形成しつつ紫外光照射 を行う。これにより面素電極383の表面に対してオゾ ンプラズマ処理を行うことができる。この前処理によ り、画素電極383の表面において吸着酸素および吸着 20 85の上方にも容易に成膜することができる。また、酸 水が除去され、表面の仕事関数が高められる。さらに、 画楽電極表面の平坦度が向上する。画素電極表面の平坦 虔は表面の平均自乗租さ (Rms) が5 nm以下 (好ま しくは3 nm以下)となるようにすると良い。

【0071】なお、オゾンプラズマ処理の代わりにアル ゴン、ネオンもしくはヘリウムなどの希ガスを用いたブ ラズマ処理でも良い。

【0072】次に、EL層385をスピンコート法によ り形成する。なお、本実施例では、正孔注入層および発 光層の積層体をEL層と呼んでいる。即ち、発光層に対 30 して正孔注入層、正孔輸送層、正孔阻止層、電子輸送 層、電子注入層もしくは電子阻止層を組み合わせた積層 体をEL層と定義する。なお、これらは有機材料であっ ても無機材料であっても良いし、高分子であっても低分 子であっても良い。

【0073】本実施例では、まず正孔注入層としてポリ チオフェン (PEDOT) を20nmの厚さに成膜し、 さらに白色に発光する発光層としてポリビニルカルパゾ ール (PVK) を80 nmの厚さに形成する。ポリチオ フェンは水に溶かして塗布し、ポリピニルカルパゾール 40 は1,2-ジクロロメタンに溶かして盤布すれば良い。 また、正孔注入層および発光層は塗布した後にEL層を 壊さない温度範囲(典型的には80~120℃)で熱処 理を行い、熔煤を揮発させて薄膜を得る。

[0074] 例えば、1,2-ジクロロメタンに、PV K、Bu-PBD (2-(4'-tert-ブチルフェニ ル) -5- (4"-ピフェニル) -1.3,4-オキサ ジアゾール)、クマリン6、DCM1(4-ジシアノメ チレンー2-メチルー6-p-ジメチルアミノスチリル -4H-ピラン) 、TPB (テトラフェニルブタジエ

ン)およびナイルレッドを溶かしたものを用いれば良 67

【0075】また、白色に発光する発光層として用いる ことのできる高分子材料として、他にも特開平8-96 959号公報または特別平9-63770号公報に記載 された材料を用いることができる。

【0076】次に、EL層385を形成したら、仕事関 数の小さい導電膜からなる陰極386を400nmの厚 さに形成する。本実施例では、アルミニウムとリチウム 極(陽極) 383、EL層385および絵極386を含 むEL素子387が形成される。

【0077】なお、陰極386を形成した後、EL素子 387を完全に覆うようにしてパッシペーション膜38 8を設けることは有効である。この際、カパレッジの良 い膜をバッシペーション膜388として用いることが好 ましく、窒化珪素膜、炭素膜(特にDLC膜)を用いる ことは有効である。DLC膜は室温から100℃以下の 湿度範囲で成膜可能であるため、耐熱性の低いEL層3 素に対するブロッキング効果が高く、EL層385や陰 極386の酸化を抑制することが可能である。

【0078】さらに、パッシペーション膜388上に封 止材389を設けカバー材390を貼り合わせる。封止 材389としては紫外線硬化樹脂を用いれば良く、内部 に吸湿効果を有する物質もしくは酸化防止効果を有する 物質を設けることは有効である。また、紫外線硬化樹脂 は接着剤としても活用できる。

【0079】また、カパー材390としては、ガラス基 板、金属基板、セラミックス基板もしくはプラスチック 基板(プラスチックフィルムも含む)を用いることがで きる。このカバー材390の両面もしくは片面に炭素 膜、特にDLC膜を設けておくことは有効である。な お、プラスチックフィルムをカバー材として用いる場合 にはロールトゥロール方式にて両面にDLC膜を成膜す れば良い。

【0080】 こうして図4 (B) に示すような構造のE L発光装置が完成する。なお、パンク384を形成した 後、陰極386を形成するまでの工程をマルチチャンパ 一方式(またはインライン方式)の成膜装置を用いて、 大気解放せずに連続的に処理することは有効である。但、 し、スピンコート法によりEL層を形成する際には、脱 酸素処理をした窒素雰囲気もしくは希ガス雰囲気で処理 を行えば良い。

【0081】ここで各TFTについて説明する。駆動回 路はpチャネル型TFT401とnチャネル型TFT4 02とを相補的に組み合わせたCMOS回路を基本単位 として形成されている。なお、ここでいう駆動回路とし ては、シフトレジスタ、バッファ、レベルシフタ、ラッ 50 チ、サンプリング回路 (トランスファゲートを含む) も

しくはD/Aコンパータなどが含まれる。

【0082】 pチャネル型TFT401の活性層は、ソ 一ス領域411、ドレイン領域412及びチャネル形成 領域413を含む。このとき、ソース領域411および ドレイン領域412はそれぞれゲート絶縁鎮308を挟 んで第1のゲート電極335aに重なっている。

15

【0083】また、nチャネル型TFT402の活性層 はソース領域414、ドレイン領域415、n型不純物 領域(b) 416、417、n型不純物領域(c) 41 8、419およびチャネル形成領域420を含む。この 10 型TFTとしても良い。 とき、n型不純物領域(b) 416及び417は、それ ぞれゲート絶縁膜308を挟んで第1のゲート電極33 6aには重ならないように設けられており、n型不純物。 傾城(c) 4 1 8 及び 4 1 9 は、ゲート絶縁膜 3 0 8 を 挟んで第1のゲート電極336aに重なるように設けら れている。なお、第1のゲート電極336aに重なるよ うに設けられたn型不純物領域(c)418、419は ホットキャリア注入を抑制する効果を有し、ホットキャ リア注入に起因する劣化現象を効果的に抑制することが できる。

【0084】また、画素部にはスイッチングTFT40 3と電流制御TFT404が形成されている。なお、ス イッチングTFT403のドレインは電流制御TFT4 0 4のゲートに電気的に接続されており、スイッチング TFT403を介して電流制御TFT404のスイッチ 動作が制御される。そして、電流制御TFT404によ りEL索子に流れる電流量が制御される。

【0085】スイッチングTFT403の活性層は、ソ 一ス領域421、ドレイン領域422、n型不純物領域 430、分離領域431、チャネル形成領域432、4 33を含む。また、ソース傾城421は配線379を介 してソース配線340に接続される。さらにドレイン領 | 城422は配線380を介してドレイン配線341に接 続される。このドレイン配線341は電流制御TFT4 04のゲート電極339に接続される。

【0.086】スイッチングTFT403の構造は基本的 にはnチャネル型TFT402と冏様であり、n型不純 物領域(b) 423及び424はゲート絶縁膜308を 挟んで第1のゲート電極337aに、n型不純物領域

(b)425及び426はゲート絶縁膜308を挟んで 第1のゲート電極338aには重ならないように設けら れており、n型不純物領域(c)427及び428はゲ 【0093】また、活性層505上にはゲート電極33 ート絶録膜308を挟んで第1のゲート電極337a に、n型不純物領域(c)429及び430はゲート絶 ្
្
蘇膜308を挟んで第1のゲート電極338aに重なる ように設けられている。即ち、ホットキャリア劣化に強 い構造となっている。

【0087】なお、本実施例ではスイッチングTFT4 03としてnチャネル型TFTを用いた例を示したが、 50 下部電極として機能する。

Dチャネル型TFTとしても良い。

【0088】また、電流制御TFT404の活性層は、 ソース領域434、ドレイン領域435およびチャネル 形成領域436を含む。電流制御TFT404の構造は 基本的にはDチャネル型TFT401と同様であり、ソ 一ス領域434およびドレイン領域435はゲート絶縁 膜308を挟んで第1のゲート電極339%に重なって いる。なお、本実施例では電流制御TFT404として pチャネル型TFTを用いた例を示したが、 n チャネル

【0089】ここで画素部を上面から見た図を図5に示 す。また、図5において、A-A'で切断した断面図を 図6(A)に、B-B'で切断した断面図を図6(B) に、C-C'で切断した断面図を図6(C)に示す。な お、図6(A)はスイッチングTFT403の断面構造 を示し、図6(B)は電流制御TFT404の断面構造 を示し、図6 (C) は保持容量の断面構造を示してい る。ここに示す画素部は図2~図4に示した作製工程に より形成可能であり、必要に応じて図2~図4で用いた 20 符号を参照する。

【0090】まず、スイッチングTFT403について 図5および図6 (A) を用いて説明する。図5、図6 (A)において、501は活性層である。活性層501 の詳細は図4(B)で説明した通りであるからここでの 説明は省略する。そして、ソース配線340は配線37 9を介して活性層501と電気的に接続され、さらに配 - 柳380を介してドレイン配線341と電気的に接続さ れる。

【0091】また、活性層501上にはゲート電極50 (b) 423~426、n型不純物領域(c) 427~ 30 2が設けられている。なお、ゲート電極502のうち、 活性層501と重なる部分が図2(E)のゲート電極3 37、338に相当する。また、ゲート電極502はコ ンタクト部503にてゲート配線504と電気的に接続 される.

> 【0092】次に、電流制御TFT404について図5 および図6 (B) を用いて説明する。図5、図6 (B) において、505は活性層である。活性層505の詳細 は図4(B)で説明した通りであるからここでの説明は 省略する。活性層505のソース領域は配線(電流供給) 40 線)381と電気的に接続され、ドレイン領域は配線3 82および画素電極(EL素子の陽極)383と館気的 に接続される。

9が設けられている。ゲート電極339はドレイン配線 341が活性層505と重なる部分に相当する。また、 ドレイン配線341はそのまま延長されて図6(C)に 示す保持容量の上部電極506を兼ねる。配線(電流供 給線)381はコンタクト部507にて半導体膜508 と電気的に接続され、この半導体験508が保持容量の 1)

【0094】また、本実施例のEL発光装置の回路構成 例を図りに示す。なお、本実施例ではデジタル駆動を行 うための回路構成を示す。本実施例では、ソース側駆動 回路701、回索部708及びゲート側駆動回路709 を有している。なお、本明細書中において、駆動回路部 とはソース側駆動回路およびゲート側駆動回路を含めた 総称である。

【0095】本実施例では画素部708にスイッチング TFTとして図4(B)に示した構造のnチャネル型T 動回路709に接続されたゲート配線とソース側駆動回 路701に接続されたソース配線との交点に配置されて いる。また、スイッチングTFTのドレインはpチャネ ル型の電流制御TFTのゲートに電気的に接続されてい **პ.**

【0096】ソース側駆動回路701は、シフトレジス タ702、バッファ703、ラッチ(A)704、バッ ファ705、ラッチ(B)706、パッファ707を歌 けている。なお、アナログ駆動の場合はラッチ(A)、

ト)を設ければ良い。また、ゲート側駆動回路709 は、シフトレジスタ710、パッファ711を設けてい る.

【0097】なお、図示していないが、画素部708を 挟んでゲート側駆動回路709の反対側にさらにゲート 側駆動回路を設けても良い。この場合、双方は同じ構造 でゲート配線を共有しており、片方が壊れても残った方 からゲート信号を送って画素部を正常に動作させるよう な構成とする。

製工程に従ってTFTを作製することによって容易に実 現することができる。また、本実施例では画素部と駆動 回路部の構成のみ示しているが、本実施例の作製工程に 従えば、その他にも信号分割回路、D/Aコンパータ、 オペアンプ、ヶ補正回路などの論理回路を同一基板上に 形成することが可能であり、さらにはメモリやマイクロ プロセッサ等を形成しうると考えている。

【0099】さらに、EL素子を保護するための封止 (または封入)工程まで行った後の本実施例のEL発光 お、必要に応じて図7で用いた符号を引用する。

【0100】図8(A)は、Eし素子の封止までを行っ た状態を示す上面図である。点線で示された701はソ 一ス側駆動回路、708は喧楽部、709はゲート側駆 勵回路である。また、1001はカパー材、1002は「 第1シール材、1003は第2シール材であり、第1シ ール材1002で囲まれた内側のカバー材1001とE し案子が形成された基板との間には封止材(図示せず) が設けられる。

【0 1 0 1】なお、1 0 0 4はソース倒駆動回路701 50 【0 1 0 8】さらに本実施例ではカバー材1001の両

及びゲート側駆動回路709に入力される信号を伝達す るための接続配線であり、それぞれ外部入力端子となる FPC1005からピデオ信号やクロック信号を受け取

18

【0102】ここで、図8 (A) の発光装置をA-A' で切断した断面に相当する断面図を図8(B)に示す。 なお、図8(A)、(B)では同一の部位に同一の符号 を用いている。

【0103】図8 (B) に示すように、ガラス基板10 FTが設けられ、このスイッチングTFTはゲート側駆 10 06上には画素部708、ゲート側駆動回路709が形 成されており、画素部708は電液制御TFT404と そのドレインに電気的に接続された画素電極383を含 む複数の画素により形成される。また、ゲート側駆動回 路709はpチャネル型TFT401とnチャネル型T FT402とを相補的に組み合わせたCMOS回路を用 いて形成される。

【0104】画素電極383はEL素子の陽極として機 能する。また、画素電極383の両端にはパンク384 が形成され、画素電極383上にはEL磨385および (B)の代わりにサンプリング回路(トランスファゲー 20 EL素子の陰極386が形成される。陰極386は全面 素に共通の配線としても機能し、接続配線1004を経 由してFPC1005に電気的に接続されている。さら に、画業部708及びゲート側駆動回路709に含まれ る素子は全て陰極386で覆われている。

【0105】また、第1シール材1002によりカバー 材1001が貼り合わされている。このとき、カバー材 1001とEL素子との間隔を確保するために樹脂膜か らなるスペーサを設けても良い。そして、第1シール材 1002の内側には封止材1007が充填されている。 [0098] なお、上記構成は、図2~図4に示した作 30 なお、第1シール材1002、封止材1007としては 光硬化性樹脂を用いるのが好ましい。また、第1シール 材1002はできるだけ水分や酸素を透過しない材料で あることが望ましい。さらに、封止材1007の内部に 吸湿効果をもつ物質や酸化防止効果をもつ物質を含有さ せても良い。

【0106】EL素子を覆うようにして設けられた封止 材1007はカバー材1001を接着するための接着剤 としても機能する。封止材1007としては、ポリイミ ド、アクリル、PVC(ポリピニルクロライド)、エポ 装置について図8(A)、(B)を用いて説明する。な 40 キシ樹脂、シリコーン樹脂、PVB(ポリピニルプチラ ル)またはEVA(エチレンピニルアセテート)を用い ることができる。

> [0107] また、本実施例ではカパー材1001とし ては、ガラス板、石英板、プラスチック板、セラミック ス板、FRP (Fiberglass-Reinforced Plastics) 板、 PVF(ポリピニルフロライド)フィルム、マイラーフ ィルム(デュポン社製ポリエチレングリコールテレフタ レートフィルムの商品名〉、ポリエステルフィルムまた はアクリルフィルムを用いることができる。

19

面に炭素膜(具体的にはDLC膜)1008a、100 8bを2~30 nmの厚さに設けている。このような炭 |茶膜は、酸素および水の侵入を防ぐとともにカバー材1| 001の表面を機械的に保護する役割をもつ。勿論、外 側の炭素膜1008aに偏光板(代表的には円偏光板) を貼り付けることも可能である。

【0109】また、封止材1007を用いてカバー材1 001を接着した後、封止材1007の側面(鵞呈面) を覆うように第2シール材1003を設ける。第2シー ル材1003は第1シール材1002と同じ材料を用い 10 赤色発光が得られる発光層を形成し、緑色に発色させる ることができる。

【0110】以上のような構造でEL素子を封止材10 0 7 に封入することにより、E L 素子を外部から完全に 遮断することができ、外部から水分や酸素等のEL層の 酸化による劣化を促す物質が侵入することを防ぐことが できる。従って、信頼性の高いEL発光装置を作製する ことができる。

【0111】〔実施例2〕本実施例では、着色層の配置 の例について図10を用いて説明する。図10に示すの は、画案部を上面から見た図であり、各画案の構造は図 20 5、図6 (A) ~図6 (C) を用いて説明したものと問 様である。

【0112】図10において、1201は赤色着色層、 1202は緑色着色層、1203は青色着色層である。 また、1204は青色に発色させる画素、1205は緑 色に発色させる画素、1206は赤色に発色させる画素 である。このとき、本実施例では、青色に発色させる面 索1204には青色着色階1203を設け、緑色に発色 させる画案1205には緑色着色層1202を設け、赤 色に発色させる画素1206および各TFTの上方に赤 30 しくは青色光を得る例を示す。 色着色層1201を設ける。なお、赤色着色層1201 はコンタクト部1207に関口部1208を有する。

【0113】TFTの活性層となる結晶質珪素膜は、6 50nm付近の被長にピークを有した光(赤色光)に対 する吸収係数が小さいという特徴がある。従って、45 0 n.m付近の波長にピークをもつ青色光や550 nm付 近の波長にピークをもつ緑色光を当てないようにするこ とが、結晶質珪素膜の光励起によるリーク電流(もしく) はオフ電流)を低減する上で有効と考えられる。

【0114】そこで、本実施例では緑色光や青色光を吸 40 ことで色純度を向上させる。 収する赤色着色層をTFTの上方に設け、400~55 O n m近辺の波長の光を遮光するような構造としてい る。これによりEL案子から放射された光によりTFT のリーク電流が増加するといった不具合を抑制すること が可能となる。

【0115】なお、各着色層に黒色顔料やカーボン粒子 を含有させておくことは有効である。これにより外部か らの光が吸収されるため、画像を観測する人の影像が陰 極に映り込む不具合を低減することができる。但し、含 有量が多すぎると発光量自体も低下してしまうので、1 50 【0126】〔実施例5〕本実施例では実施例1と異な

~10%の添加量とすることが望ましい。

【0116】なお、本実施例は実施例1と組み合わせて 実施することができる。

【0117】〔実施例3〕実施例1ではEL層に含まれ た発光層として白色発光が得られるEL材料を用い、そ こから放射された白色光を、赤色着色層、緑色着色層も しくは背色着色層に通すことにより赤色光、緑色光もし くは青色光を得る例を示した。

【0118】本実施例では、赤色に発色させる画素には 画案には緑色発光が得られる発光層を形成し、青色に発 色させる画素には青色発光が得られる発光層を形成す る。そして、各発光層から放射された赤色光、緑色光も しくは青色光を、それぞれ赤色着色層、緑色着色層もし くは青色着色層に通すことで色純度を向上させる。

【0119】本実施例の場合、赤色、緑色もしくは青色 の発光が得られる三種類のEL材料を成膜する必要があ るが、公知の材料を用いることができる。また、画案ご とに分けて成膜する必要があるため、シャドーマスクを 用いた蒸着法により低分子系EL材料を成膜するか、イ ンクジェット法や印刷法により高分子系EL材料を成業 すれば良い。

【0120】なお、本実施例の構成は実施例1もしくは 実施例2と自由に組み合わせて実施することが可能であ る。また、実施例2に示したように各着色層に黒色顔料 やカーポン粒子を含有させておくことは有効である。

【0121】〔実施例4〕本実施例では、発光層として 青色もしくは青緑色の発光が得られるEL材料を用い、 その発光を色変換層に通すことにより赤色光、緑色光も

【0122】本実施例の場合、赤色に発色させる画素に は青色光を赤色光に変換する色変換層を形成し、緑色に 発色させる画素には青色光を緑色光に変換する色変換層 を形成する。この色変換層は公知のものを用いれば良 い。発光層から放射された青色光は色変換層を励起して 赤色光もしくは緑色光を生成する。

【0123】そして、各色変換層から放射された赤色 光、緑色光および発光層から放射された青色光を、それ ぞれ赤色着色層、緑色着色層もしくは青色着色層に強す

【0124】本実施例では、発光層として青色もしくは 青緑色の発光が得られる発光層だけを成膜すれば良いた め、スピンコート法や印刷法のように簡便な技術で成膜 することが好ましい。勿論、蒸着法で成膜することも可 能である。

【0125】なお、本実施例の構成は実施例1もしくは 実施例2と自由に組み合わせて実施することが可能であ る。また、実施例2に示したように各着色層に黒色顔料 やカーボン粒子を含有させておくことは有効である。

(12)

る構造の画案部を有したEL発光装置を示す。なお、各 種配線(ゲート配線、ソース配線、ドレイン配線もしく は電流供給線等)の形成される層が異なる以外、TFT 構造およびEL素子構造は実施例1とほぼ同様である。 従って、実施例1と同じ部分に関しては、図5、図6 (A) ~図6 (C) で用いた符号を引用することにす **5.**

21

【0127】ここで画素部を上海から見た図を図11に 示す。また、図11において、A-A'で切断した断面 2 (B) に、C-C'で切断した断面図を図12 (C) に示す。なお、図12 (A) はスイッチングTFTの断 面構造を示し、図12(B)は電流制御TFTの断面構 造を示し、図12(C)は保持容量の断面構造を示して いる。また、ここに示す画素部は図2~図4に示した作 製工程を参照すれば形成できる。

【0128】まず、スイッチングTFTについて図11 および図12 (A) を用いて説明する。図11、図12 (A) において、1301は活性層である。活性層13 と同様であるからここでの説明は省略する。活性層13 01の上にはゲート配線1302が重なりゲート電極と して機能している。そして、活性層1301にはソース 配線1303およびドレイン配線1304が接続され、 ドレイン配線1304は電流制御TFTのゲート配線1 305に接続される。

【0129】次に、電流制御TFTについて図11およ び図12 (B) を用いて説明する。なお、電流制御TF Tは二つのTFTが並列に接続された構造となっている が、ここではその片方についての説明を行う。図11、 図12 (B) において、1306は活性層である。活性 層1306の詳細は図4(B)で説明した電流制御TF Tと同様であるからここでの説明は省略する。活性層1 306のソース領域は電流供給線1307に接続され、 ドレイン領域はドレイン配線1308を介して國素電極 (EL素子の陽極) 1309と電気的に接続される。

【0130】また、電流制御TFTのゲート配線130 5は電流供給練1307の直下において図12(C)に 示す保持容量1310の上部電極1311を兼ねる。こ のとき、電流供給線1307は半導体膜1312と電気 40 n型不純物元素の濃度は実施例1と同様である。 的に接続され、この半導体膜1212が保持容量131 0の下部電極として機能する。本実施例の構造にすると 保持容量1310が完全に電流供給線1307の下に隠 れるため、面索の有効発光面積を狭くするようなことが ない。

【0131】次に、消去TFTについて説明する。本実 施例の画案にはスイッチングTFTと同じ構造の消去T FT1313が設けられている。消去TFT1313の 活性層1314は、ソース領域が電流供給線1307に 接続され、ドレイン領域がドレイン配線1315を介し 50 た部分は、後にLDD(ライトドープドレイン)領域と

て電液制御TFTのゲート配線1305と電気的に接続 される。なお、活性層1314の構造はスイッチングT FTと同様であるからここでの説明は省略する。

【0132】また、消去TFTのゲート配線(以下、消 去ゲート配線という)1316はスイッチングTFTの ゲート配線1302と平行に設けられている。

【0133】消去ゲート配練1316に消去TFT13 13をオン状態にする信号が入ると電流制御TFTのゲ 一ト配線1305は強制的に電流供給線1307と同電 図を図12(A)に、B-B'で切断した断面図を図1 10 位になる。即ち、電流制御TFTがオフ状態になるため Eし案子387への電流の供給がなくなり、発光が止ま って画素は消灯する。

> 【0134】このように、消去TFT1313を設ける ことで画素を強制的に消灯することができ、画素の点灯 時間の制御性が高まる。即ち、時間階調方式の画像表示 において、階調数を容易に上げることが可能となる。な お、このような消去TFTを用いたEL発光装置に関し て特願2000-359032号を引用すれば良い。

【0135】また、本実施例の構成は実施例2~4のい **01の詳細は図4(B)で説明したスイッチングTFT 20 ずれの構成とも自由に組み合わせて実施することが可能** である。

> 【0136】〔実施例6〕本実施例では実施例1と異な る作製工程でEL発光装置を作製する例について図13 を用いて説明する。なお、実施例1と途中の工程が異な るだけであるので必要に応じて実施例1で用いた符号を 参照する。

【0137】まず、実施例1の作製工程に従って、図2 (E)の工程まで行う。但し、本実施例では図2(C) に示した活性層へのn型不純物元素の添加工程を省略す 30 る。こうして図13 (A) の状態が得られる。

【0138】次に、図13(B)に示すように、レジス トマスク311a~311eを除去した後、半導体膜にn 型不純物元素(本実施例ではリン)を添加する。なお、 ここで行う n 型不純物元素の添加工程は、実施例 1 の図 3(A)に示した添加工程と同様の条件で行えば良い。 【0139】 こうして、n型不純物領域(b) 601~ 609およびn型不純物領域(c)610~619が形 成される。なお、n型不純物領域(b)601~609 およびn型不純物領域(c)610~619に含まれる

【0140】次に、レジストマスク620a~620eを 形成し、実施例1の図2 (C) に示した添加工程と同様 に半導体膜にn型不純物元素(本実施例ではリン)を添 加する。こうしてn型不純物領域(a) 621~629 が形成される。なお、n型不純物領域(a)621~6 29に含まれるn型不純物元素の濃度は実施例1を参照 すれば良い。(図13(C))

【0141】このとき、n型不純物領域(b)601~ 609のうちレジストマスク620a~620eで隠され

して機能する。本実施例は後にLDD領域として機能す るn型不純物領域(b)の長さ(LDD長さ)をレジス トマスク 6 2 0a~6 2 0eで自由に網節できるためしD D長さの制御性に優れる点に特徴がある。

【0142】次に、レジストマスク620a~620eを 除去し、レジストマスク630を形成する。そして、実 施例1の図3 (B) に示した添加工程と同様に半導体膜 にp型不純物元素(本実施例ではポロン)を添加する。 こうしてp型不純物領域(a) 631~634が形成さ れる, なお、p型不純物領域(a) 631~634に含 10 まれる p 型不純物元素の濃度は実施例 1 と同様である。 (図13 (D))

【0143】このあとは、実施例1の図3(C)に示し た活性化工程以降の工程に従ってEL発光装置を作製す れば良い。また、完成したTFT構造は実施例1とほぼ 同様であるため、本実施例のTFTの説明については、 実施例1の説明を参照すれば良い。なお、本実施例は実 施例1~5のいずれの構成とも自由に組み合わせて実施 することが可能である。

【0144】〔実施例7〕本実施例では実施例1と異な 20 対結合手を励起された水素で終端する。 る作製工程でEL発光装置を作製する例について図14 を用いて説明する。なお、実施例1と途中の工程が異な るだけであるので必要に応じて実施例 1 で用いた符号を 参照する。

【0145】まず、実施例1の作製工程に従って、図2 (E)の工程まで行う。但し、本実施例では図2(C) に示したn型不純物元素の添加工程を省略する。こうし て図14(A)の状態が得られる。

【0146】次に、図14(B)に示すように、レジス 素(本実施例ではリン)を添加する。なお、ここで行う n型不純物元素の添加工程は、実施例1の図3(A)に 示した添加工程と同様の条件で行えば良い。

【0147】こうして、n型不純物領域(b)601~ 609およびn型不純物領域(c)610~619が形 成される。なお、n型不純物領域(b)601~609 およびn型不純物領域(c) 610~619に含まれる n型不純物元素の濃度は実施例1を参照すれば良い。

【0148】次に、ゲート電極335~339をマスク として、半導体膜に実施例1の図2 (C) に示した添加 40 工程と同様にn型不純物元素(本実施例ではリン)を添 加する。こうしてn型不純物領域(a) 721~729 が形成される。なお、n型不純物領域 (a) 721~7 29に含まれるn型不純物元素の濃度は実施例1を参照 すれば良い。(図14(C))

【0149】次に、レジストマスク730を形成し、実 施例1の図3(B)に示した添加工程と同様にp型不純 物元素(本実施例ではポロン)を半導体膜に添加する。 こうしてp型不純物領域(a)731~734が形成さ まれるp型不純物元素の濃度は実施例1を参照すれば良 い。(図14(D))

【0150】このあとは、実施例1の図3 (C) に示し た活性化工程以降の工程に従ってEL発光装置を作製す れば良い。また、完成したTFT構造は実施例1とほぼ 同様であるため、実施例1の説明を参照すれば良い。 な お、本実施例は実施例1~5のいずれの構成とも自由に 組み合わせて実施することが可能である。

【0151】〔実施例8〕実施例1では層間絶縁膜37 5として樹脂饃を用いたが、本実施例では珪素を含む絶 録膜、具体的には酸化珪素膜を用いる。本実施例の場 合、まず図3(B)の工程まで終えたら、ゲート電極を **覆うように100~200mmの厚さの保護膜(本実施** 例では窒化酸化珪素膜)を形成する。

【0152】次に、図3(C)と同様に活性化工程を行 い、次に800nm~1μμの厚さの層間絶縁膜(本実 施例では酸化珪素膜)を設ける。本実施例では、この層 間絶縁膜を形成する前に3~100%の水素を含む雰囲 気中にて350~500℃の熱処理を行い、活性層の不

【0153】これらの工程の後、ソース配線及びドレイ ン配線を前記層間絶縁膜上に形成し、ソース配線及びド レイン配線をパッシベーション饃で覆う。本実施例では パッシペーション膜として窒化珪素膜もしくは窒化酸化 珪素膜を用いる。

【0154】なお、本実施例の構成は実施例1~7のい ずれの構成とも自由に組み合わせて実施することが可能 である。

【0155】〔実施例9〕本実施例では、実施例1に示 トマスク311a~311eを除去した後、π型不純物元 30 したEL表示装置とは異なる構造でEL素子を封止した 例について図9を用いて説明する。なお、図8と同一の 部分については同一の符号を用いる。

> 【0156】本実施例ではカバー材1101として、両 面にDLC膜1102aおよび1102bを形成したプラ スチックフィルムを用いる。プラスチックフィルムの両 面にDLC膜を形成する場合、プラスチックフィルムを ロールに巻いて成膜を行うロールトゥロール方式を用い れば良い。

> 【0157】本実施例では、実施例1に従ってEL素子 まで作製した基板に、封止材1103を用いてカバー材 1101を貼り合わせる。そして、カバー材1101の 端部はシール材1104で封止する。本実施例で用いる 封止材1103およびシール材1104に関しては、実 施例1に示した材料を用いることができる。また、封止 材1103として、無機絶縁膜を用いることもできる。

> 【0158】なお、本実施例の構成は実施例1~8のい ずれの構成とも自由に組み合わせて実施することが可能 である。

【0159】 〔実施例10〕本実施例では、実施例1に れる。なお、p型不純物領域(a) 731~734に含 50 おいて図5に示した画素構造および実施例5において図 . :

11に示した国素構造の回路図について説明する。ここ では図5に対応した回路図を図15(A)に、図11に 対応した回路図を図15(B)に示す。

【0160】図15(A)において、340はソース配 線、381は電流供給線、504はゲート配線である。 これらの符号は図5に対応している。また、1501は 図6(A)に示したスイッチングTFT、1502は図 6 (B) に示した電流制御TFT、1503は図6

(C) に示した保持容量、1504はEL素子である。

場合には、特額2000-114592号に記載の駆動 方法を実施すれば良い。

【0162】次に、図15 (B) において、1303は ソース配線、1307は電流供給線、1302はゲート 配線である。これらの符号は図11に対応している。ま・ た、1505は図12 (A) に示したスイッチングTF T、1506は図12(B)に示した電流制御TFT、 1507は図12 (C) に示した保持容量、1508は EL案子、1509は消去TFTである。

【0163】本実施例に示した画素をデジタル駆動する 20 室(B)804は排気系800dを備えている。また、 場合には、特額平11-338786号に記載の駆動方: **法を実施すれば良い。**

【0164】なお、本実施例の構成は実施例1~9のい ずれの構成とも自由に組み合わせて実施することが可能 である.

【0165】〔実施例11〕本発明を実施するにあたっ てEL素子を形成するために用いる成膜装置の例を図1 6に示す。なお、本実施例ではインライン方式の成膜装 置とした場合について説明する。図16において801 はロード室であり、基板80の搬送はここから行われ る。ロード室801には排気系800aが備えられ、排 気系800aは第1パルプ81、ターポ分子ポンプ8 2、第2パルプ83及びロータリーポンプ(油回転ポン プ)84を含んだ構成からなっている。

【0166】第1パルプ81はメインパルプであり、コ ンダクタンスパルプを兼ねる場合もあるしパタフライバ ルプを用いる場合もある。第2パルプ83はフォアパル プであり、まず第2パルブ83を開けてロータリーポン プ84によりロード室801を粗く減圧し、次に第1パ ルブ81を空けてターポ分子ポンプ82で高真空まで減 40 圧する。なお、ターボ分子ボンブの代わりにメカニカル プースターポンプ若しくはクライオポンプを用いること が可能であるがクライオボンブは水分の除去に特に効果 的である。

【0167】次に、802で示されるのはEL素子の陽 極もしくは陰極(本実施例では陽極)の表面を処理する 前処理室であり、前処理室802は排気系800bを備 えている。また、ロード室801とは図示しないゲート で密閉遺断されている。前処理室802はEL素子の作 製プロセスによって様々に変えることができる。

[0168] 前処理としては、オソンプラズマ処理、酸 素プラズマ処理、アルゴンプラズマ処理、ネオンプラズ マ処理、ヘリウムプラズマ処理もしくは水素プラズマ処 理を行うことができる。また、ヒーターを備えることで プラズマ処理と同時に加熱することも可能である。さら に、紫外光ランプを備えることで紫外光照射を可能とす ることも有効である。

26

【0169】本実施例では、基板を100℃に加熱しな がら酸化物導電熱からなる陽極の表面にオゾンプラズマ 【0161】本実施例に示した画素をデジタル駆動する 10 処理を行い、水分の除去と同時に陽極表面の仕事関数を 高める前処理を行う。

> 【0170】次に、803は蒸着法により有機材料を成 膜するための蒸着室であり、蒸着室(A)と呼ぶ。蒸着 室(A)803は排気系800cを備えている。また、 前処理室802とは図示しないゲートで密閉遮断されて いる。本実施例では蒸着室(A)803にて正孔注入層 を形成する。

> 【0171】次に、804は蒸着法により有機材料を成 膜するための蒸着室であり、蒸着室(B)と呼ぶ。蒸着 蒸着室(A)803とは図示しないゲートで密閉遮断さ れている。本実施例では蒸着室(B)804にて正孔輪 送層を形成する。

> 【0172】次に、805は蒸着法により有機EL材料 を成膜するための蒸着室であり、蒸着室(C)と呼ぶ。 蒸着室(C) 805は排気系800eを備えている。ま た、蒸着室(B)804とは図示しないゲートで密閉遮 断されている。本実施例では、蒸着室(C)805にお いて、赤色に発色する発光層を形成する。

30 【0173】次に、806は蒸着法により有機EL材料 を成膜するための蒸着室であり、蒸着室(D)と呼ぶ。 蒸着室(D) 806は排気系800fを備えている。ま た、蒸着室(C) 805とは図示しないゲートで密閉塞 断されている。本実施例では、蒸着室(D)806にお いて、緑色に発色する発光層を形成する。

【0174】次に、807は蒸着法により有機EL材料 を成膜するための蒸着室であり、蒸着室(E)と呼ぶ。 蒸着室(E) 807は排気系800gを備えている。ま た、蒸着室(D)806とは図示しないゲートで密閉道 断されている。本実施例では、蒸着室(E)807にお いて、青色に発色する発光層を形成する。

【0175】次に、808は蒸着法により有機材料を成 膜するための蒸着室であり、蒸着室(F)と呼ぶ。蒸着 室(F)808は排気系800hを備えている。また、 蒸着室(E)807とは図示しないゲートで密閉遮断さ れている。本実施例では蒸着室(F)808にて電子輸 送層を形成する。

【0176】次に、809は蒸着法により有機材料を成 膜するための蒸着室であり、蒸着室(G)と呼ぶ。蒸着 50 室(G)809は排気系800iを備えている。また、

27

蒸着室(F)808とは図示しないゲートで密閉遮断さ れている。本実施例では蒸着室(G)809にて電子注 入層を形成する。

【0177】次に、810は蒸着法によりEL素子の陽 極もしくは陰極となる導電膜(本実施例では陰極となる 金属膜)を成膜するための蒸着室であり、蒸着室(H) と呼ぶ、蒸着室 (H) 810は排気系800jを備えて いる。また、蒸着室(G)809とは図示しないゲート で密閉遮断されている。

【0178】本実施例では、蒸着室(H)810にて、 10 (Elsevier Sci.Pub., Tokyo,1991) p.437.) EL案子の陰極となる導電膜としてAI-Li合金膜 **(アルミニウムとリチウムとの合金鰈)もしくはA1-**Cs合金膜(アルミニウムとセシウムとの合金膜)を形 成する。なお、阿期表の1族もしくは2族に属する元素 とアルミニウムとを共煮着することも可能である。

【0179】次に、811は封止室であり、排気系80 Okを備えている。また、蒸着室(H)810とは図示 しないゲートで密閉遮断されている。 封止室811では EL素子を酸素および水分から保護するために、バッシ ン)鎮を形成する。

【0180】 DLC膜を形成するにはスパッタ法もしく はプラズマCVD法を用いれば良い。DLC膜は室温か · ら100℃以下の温度範囲で成膜できるため、耐熱性の 低いEL素子を保護するパッシベーション膜として好適 である。また、熱伝導率が高く放熱効果が良いため、E し素子の熱劣化を抑制する効果も期待できる。なお、本 実施例で形成するDLC膜は窒化珪素膜もしくは炭化珪 素膜と積層して用いることも有効である。

【0181】さらに、DLC膜中にフッ素や水素を添加 30 しても良い。また、DLC膜中の酸素濃度を1×10¹ atoms/cm 以下とすることで酸素の透過率を低減するこ とが可能である。

【0182】最後に、812はアンロード室であり、排 気系8001を備えている。EL素子が形成された基板 はここから取り出される。

【0183】以上のように、図16に示した成膜装置を 用いることで完全にEL素子を密閉空間に封入するまで 外気に晒さずに済むため、信頼性の高いEL表示装置を 作製することが可能となる。また、インライン方式によ 40 anabe, T. tsují, Y. Fukuda, T. Wakimoto, S. Mayaguchi, り高いスループットでEL表示装置を作製することがで きる.

【0184】さらに、本実施例に示した成膜装置の各処 理室、排気系および搬送系をコンピュータ制御により動 作させることは有効である。本実施例の場合、連続的に 一連の処理を行ってEL素子が完成するため、コンピュ 一夕制御により基板投入から基板取り出しまでを管理す ることができる。

【0185】なお、本実施例に示した成膜装置を用いて 実施例1~10に示したいずれの構成のEL表示装置を 50

作製しても良い。

【0186】〔実施例12〕本発明において、三重項励 起子からの燐光を発光に利用できるEL材料を用いるこ とで、外部発光量子効率を飛躍的に向上させることがで きる。これにより、EL素子の低消費電力化、長寿命 化、および軽量化が可能になる。ここで、三重項励起子 を利用し、外部発光量子効率を向上させた報告を示す。 (T. Tsutsui, C. Adachi, S. Saito, Photochemical Proce sses in Organized Molecular Systems, ed. K. Honda,

上記論文に報告されたEL材料(クマリン色素)の分子 式を以下に示す。

[0187]

【化1】

[0 1 8 8] Od. A. Baldo, D. F. O'Brien, Y. You, A. Shou ペーション膜としてDLC (ダイヤモンドライクカーボ 20 stikov, S.Sibiey, M.E.Thompson, S.R.Forrest, Natur e 395 (1998) p. 151.)

> 上記論文に報告されたEL材料(Pt錯体)の分子式を 以下に示す。

[0189]

【化2】

[O 1 9 0] (M. A. Baldo, S. Lamansky, P. E. Burrrows, M.E. Thompson, S.R. Forrest, Appl. Phys. Lett., 75 (199) 9) p. 4.)

(T. Tsutsui, M. - J. Yang, M. Yabiro, K. Nakamura, T. Wat Jpn. Appl. Phys., 38 (12B) (1999) L1502.)

上記論文に報告されたEL材料(IΓ蜡体)の分子式を 以下に示す。

[0191]

【化3】

【0192】以上のように三重項励起子からの燐光発光 を利用できれば原理的には一重項励起子からの蛍光発光 を用いる場合より3~4倍の高い外部発光量子効率の実 現が可能となる。なお、本実施例の構成は、実施例1~ 10 11上に正孔注入層12、発光層14、電子注入層16 実施例11のいずれの構成とも自由に組み合わせて実施 することが可能である。

【0193】〔実施例13〕本実施例では、実施例1に おいて図4(B)に示したEL素子387の具体的な例 について図17を用いて説明する。なお、本実施例に示 すEL素子の構造例はそれぞれ図4(B)のEL素子3 87の部分に相当する拡大図である。各側は図16に示 す成膜装置で形成することができる。なお、本実施例で EL層を形成する材料は公知の有機材料もしくは無機材 料を用いることができる。また、高分子系材料であって 20 陰極17を形成する。 も低分子系材料であっても良い。

【0194】まず、図17(A)は、陽極(画素電極) 11上に正孔注入層12、正孔輸送層13、発光層1 4、電子輸送層15、電子注入層16および陰極17を 積層した構造のEL素子である。 なお、発光層14は 赤、緑、青に対応した三種類の発光層を成膜しても良 41

【0195】本実施例では、前処理室802で陽極11 の表面改善を行い、蒸着室(A)803で正孔注入層1 成し、蒸着室 (C) 805~蒸着室 (E) 807で発光 届14を形成し、蒸着室(F)808で電子輸送層15 を形成し、蒸着室(G)809で電子注入層16を形成 し、蒸着室(H) 810で陰極17を形成する。

【0196】次に、図17(B)は、陽極(画素電極) し素子である。なお、発光層14は赤、緑、青に対応し た三種類の発光層を成膜しても良い。

【0197】本実施例では、前処理室802で陽極11 40 応した三種類の発光層を成膜しても良い。 の表面改善を行い、蒸着室(A)803で正孔注入層1 2を形成し、蒸着室(B)804で正孔輸送層13を形 成し、蒸着室(C)805~蒸着室(E)807で発光 層14を形成し、蒸着室(F)808を通過させて、蒸 着室(G)809で電子注入層16を形成し、蒸着室 (H)810で陰極17を形成する。

【0198】次に、図17 (C) は、陽極 (画素電極) 11上に正孔注入層12、発光層14、電子輸送層1 5、電子注入層16および陰極17を積層した構造のE - L索子である。なお、発光層14は赤、緑、脊に対応し 50 を用いれば容易に作製することが可能である。なお、本

た三種類の発光層を成膜しても良い。

【0199】本実施例では、前処理室802で陽極11 の表面改善を行い、蒸着室(A)803で正孔注入層1 2を形成し、蒸着室(B)804を週過させて、蒸着室 (C) 805~蒸着室(E) 807で発光層14を形成 し、蒸着室(F)808で電子輸送層15を形成し、蒸 着室(G)809で電子注入層16を形成し、蒸着室 (H) 810で陰極17を形成する。

【0200】次に、図17 (D) は、陽極 (画案電極) および陰極17を積層した構造のEL案子である。な お、発光層14は赤、緑、青に対応した三種類の発光層 を成膜しても良い。

【0201】本実施例では、前処理室802で陽極11 の表面改善を行い、蒸着室(A)803で正孔注入層1 2を形成し、蒸着室(B)804を通過させて、蒸着室 (C) 805~蒸着室(E) 807で発光層14を形成 し、蒸着室(F)808を通過させて、蒸着室(G)8 09で電子注入層16を形成し、蒸着室(H)810で

【0202】次に、図17(E)は、陽極(画素電極) 11上に一群のクラスター18、正孔注入層12、発光 麗14、電子輸送層15、電子注入層16および陰優1 **7を積層した構造のEL素子である。なお、発光層14** は赤、緑、靑に対応した三種類の発光層を成膜しても良 い。また、クラスター18は陽極11の仕事関数を高め るために設けられ、本実施例ではイリジウム、ニッケル もしくは白金をクラスター状(塊状)に設ける。

【0203】本実施例では、前処理室802で陽極11 2を形成し、蒸着室(B) 8 0 4 で正孔輸送層 1 3 を形 30 の表面改善を行い、蒸着室(A)でクラスター 1 8 を形 成し、蒸着室(B)804で正孔注入層12を形成し、 蒸着室(C)805~蒸着室(E)807で発光層14 を形成し、蒸着室(F)808で電子輸送層15を形成 し、蒸着室(G)809で電子注入層16を形成し、蒸 着室(H)810で陰極17を形成する。

11上に正孔注入層12、正孔輸送層13、発光層1 【0204】次に、図17 (F) は、陽極(画案電極) 4、電子注入層16および陰極17を積層した構造のE 11上に一群のクラスター18、正孔注入層12、発光 層14、電子注入層16および陰極17を積層した構造 のEL素子である。なお、発光層14は赤、緑、青に対

> 【0205】本実施例では、前処理室802で陽極11 の表面改善を行い、蒸着室(A)でクラスター18を形 成し、蒸着室(B)804で正孔注入層12を形成し、 | 蒸着室(C)805~蒸着室(E)807で発光層14 を形成し、蒸着室(F)808を通過させて、蒸着室 (G)809で電子注入暦16を形成し、蒸着室(H) 810で陰極17を形成する。

【0206】以上のように、様々な構造のEL素子を形 成する場合においても、図16に示したような成膜装置

32

実施例に示した構成は実施例1~10、12のいずれの 構成とも自由に組み合わせて実施することが可能であ る。

31

【0207】〔実施例14〕本発明を実施して形成され た発光装置は、自発光型であるため液晶表示装置に比べ て明るい場所での視認性に優れ、しかも視野角が広い。 従って、様々な電気器具の表示部として用いることがで きる。その際、本発明の発光装置はパッシブ型の発光装 置でありながらも配線抵抗を減らすことで大阪面化を可 る。

【0208】本発明の電気器具としては、ビデオカメ ラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッド マウントディスプレイ)、カーナピゲーションシステ ム、カーオーディオ、ノート型パーソナルコンピュー タ、ゲーム機器、携帯情報端末(モパイルコンピュー) 夕、携帯電話、携帯型ゲーム機または電子書籍)、記録 - 媒体を備えた画像再生装置(具体的にはコンパクトディ スク(CD)、レーザーディスク(登録商標)(LD) 又はデジタルバーサタイルディスク (DVD) 等の記録 20 媒体を再生し、その画像を表示しうるディスプレイを備 えた装置)などが挙げられる。それら電気器具の具体例 を図18、図19に示す。

【0209】図18 (A) はELディスプレイであり、 筐体2001、支持台2002、表示部2003を含 む。本発明の発光装置は表示部2003に用いることが できる。ELディスプレイは自発光型であるためパック ライトが必要なく、液晶ディスプレイよりも薄い表示部 とすることができる。

2101、表示部2102、音声入力部2103、操作 スイッチ2104、パッテリー2105、受嫌部210 6を含む。本発明の発光装置は表示部2102に用いる ことができる。

【0211】図18 (C) はデジタルカメラであり、本 体2201、表示部2202、接眼部部2203、操作 スイッチ2204を含む。本発明の発光装置は表示部2 202に用いることができる。

【0212】図18 (D) は記録媒体を備えた画像再生 1、紀録媒体(CD、LDまたはDVD等)2302、 操作スイッチ2303、表示部(a)2304、表示部 (b)2305を含む。表示部(a)は主として画像情 報を表示し、表示部(b)は主として文字情報を表示す るが、本発明の発光装置はこれら表示部(a)、(b) に用いることができる。なお、記録媒体を備えた画像再 生装置には、CD再生装置、ゲーム機器なども含まれう る.

【0213】図18 (E) は携帯型 (モパイル) コンピ ュータであり、本体2401、表示部2402、受像部 50 きるため、TFTを用いたアクティブマトリクス型の発

2403、操作スイッチ2404、メモリスロット24 05を含む。本発明の電気光学装置は表示部2402に 用いることができる。この携帯型コンピュータはフラッ シュメモリや不揮発性メモリを集積化した記録媒体に情 報を記録したり、それを再生したりすることができる。 【0214】図18(F)はパーソナルコンピュータで あり、本体2501、筐体2502、表示部2503、 キーボード2504を含む。本発明の発光装置は表示部 2503に用いることができる。

能としているため、用途も幅広いものとすることができ 10 【0215】なお、将来的にEL材料の発光輝度が高く なれば、出力した画像情報を含む光をレンズ等で拡大投 影してフロント型若しくはリア型のプロジェクターに用 いることも可能となる。

> 【0216】また、上記電子装置はインターネットやC ATV(ケーブルテレビ)などの電子通信回線を通じて 配信された情報を表示することが多くなり、特に動画情 報を表示する機会が増してきている。EL材料の店答束 度は非常に高いため、そのような動画表示を行うに適し ている。

> 【0217】また、発光装置は発光している部分が電力 を消費するため、発光部分が極力少なくなるように情報 を表示することが望ましい。従って、携帯情報端末、特 に携帯電話やカーオーディオのような文字情報を主とす る表示部に発光装置を用いる場合には、非発光部分を背 景として文字情報を発光部分で形成するように駆動する ことが望ましい。

【0218】ここで図19(A)は携帯電話であり、本 体2601、音声出力部2602、音声入力部260 3、表示部2604、操作スイッチ2605、アンテナ 【0210】図18 (B) はビデオカメラであり、本体 30 2606を含む。本発明の発光装置は表示部2604に 用いることができる。なお、表示部2604は黒色の背 景に白色の文字を表示することで携帯電話の消費電力を 抑えることができる。

【0219】また、図19 (B) はカーオーディオ (車 載用オーディオ)であり、本体2701、表示部270 2、操作スイッチ2703、2704を含む。本発明の 発光装置は表示部2702に用いることができる。ま た、本実施例では車載用オーディオを示すが、据え置き 型(家庭用)オーディオに用いても良い。なお、表示部 装置(具体的にはDVD再生装置)であり、本体230 40 2704は黒色の背景に白色の文字を表示することで消 費電力を抑えられる。

> 【0220】以上の様に、本発明の適用範囲は極めて広 く、あらゆる分野の電気器具に用いることが可能であ る。また、本実施例の電気器具は実施例1~13の構成 を自由に組み合わせた発光装置を用いることで得ること ができる。

[0221]

【発明の効果】本発明を実施することでフォトリソグラ フィエ程の少ない作製工程でTFTを作製することがで 光装置の歩留まりを向上させることができる。さらに、 発光装置の製造期間の短縮を図り、製造コストを低減す ることにより安価な発光装置を提供しうる。さらに、安 価な発光装置を用いることで安価な電気器具を提供する ことが可能となる。

33

【図面の簡単な説明】

【図1】 本発明のnチャネル型TFTの作製工程を示す図。【図2】 画索部および駆動回路の作製工程を示す図。


【図3】 画案部および駆動回路の作製工程を示す 図。

【図4】 画素部および駆動回路の作製工程を示す。図。

【図5】 菌素部の上面構造を示す図。

【図6】 画素部の断面構造を示す図。 【図7】 EL発光装置の回路構成を示す図。


(図1)




[図8] EL発光装置の上面構造および断面構造を 示す図。 [図9] EL発光装置の上面構造および断面構造を 示す図。 画案部の上面構造を示す図。 【図10】 (図11) 画素部の上面構造を示す図。 【図12】 画素部の断面構造を示す図。 【図13】 画素部および駆動回路の作製工程を示す ☒. 10 【図14】 画案部および駆動回路の作製工程を示す ☒. 【図15】 画素の回路構成を示す図。 【図16】 インライン方式の成膜装置の構成を示す ☒. 【図17】 EL索子の構造を示す図。 【図18】 電気器具の具体例を示す図。

[図5]


【図19】 電気器具の具体例を示す図。




[図2]



[図3]




[図4]




おかったは、同様 101: 医療保護 (10位) おんぶつ おいた 間 36: 後継 37: 日本子 およっか 一元 様 101: 医療保護 (10位) おんぷっ 対いた 間 36: 後継 37: 日本子


[图6]




[図7]




[图8]




[図9]







[213]




(図14)



[図16]





(a)

フロントベージの続き

(51) lot.Cl. 7

H04N \$/70 H05B 33/10 囊別記号 .

F[

H05B 33/14

Α

テーマコード(参考)

HO1L 29/78

616A

33/14

617L 617K

犬飼 和隆 (72) 発明者

3K007 AB04 AB13 AB18 BA06 BB01 Fターム(参考)

CAO1 CBO1 DAGO DB03 EB00

PAOI FAO2 FAO3

4M104 AA01 AA10 BB02 BB14 BB18

BB30 BB32 BB36 CC01 CC05

DD02 DD16 DD20 DD22 DD37

DD65 DD91 PF08 FF17 FF18 GG04 GG09 GG10 GG14 GG20

HH08 HH16 HH20

5C058 AA12 AB02 BA32

5C094 AA25 AA31 AA42 AA43 BA03

BA12 BA27 CA19 CA24 DA09

DA13 DB01 DB04 DB10 EA04

EAOS EAIO EBO2 EDIS PAOI

FA02 FB01 FB02 FB12 FB14

FB15 GB10 JA20

5F110 AA16 BB02 BB04 CC02 DD02

DD12 DD15 EE01 EE03 EE04

EEOS EE14 EE23 EE44 PF02

FF03 FF04 FF09 GG01 GG02

GG03 GG13 GG32 GG34 HJ01

HJO4 HJ23 HLO3 HLO4 HM15 NNO3 NNOS NN22 NN24 NN27

NN32 NN36 NN49 NN72 PP02

PPO3 PPO4 PP34 QQ04 QQ11

QQ19 QQ24 QQ25 QQ28

神奈川県摩木市長谷398番地 株式会社半

導体エネルギー研究所内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

6
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.